Vol. 3D INDEX-21

INDEX

overview

, 

34-1

RSM instruction

, 

34-18

VMCS pointer

, 

34-17

VMX-critical state

, 

34-17

testing for support

, 

23-2

virtual TLBs

, 

32-3

virtual-machine control structure (VMCS)

, 

23-2

virtual-machine monitor (VMM)

, 

23-1

vitualization of system resources

, 

32-1

VM entries and exits

, 

23-1

VM exits

, 

27-1

VMCS pointer

, 

23-2

VMM life cycle

, 

23-2

VMXOFF instruction

, 

23-3

VMXON instruction

, 

23-3

VMXON pointer

, 

23-3

VMXON region

, 

23-3

See also:VMM, VMCS, VM entries, VM exits

VMXOFF instruction

, 

23-3

, 

30-1

VMXON instruction

, 

23-3

, 

30-1

W

WAIT/FWAIT instructions

, 

6-27

, 

22-7

, 

22-14

, 

22-15

WB (write back) memory type

, 

8-16

, 

11-7

, 

11-8

WB (write-back) pin (Pentium processor)

, 

11-13

WBINVD instruction

, 

2-23

, 

5-24

, 

11-16

, 

11-17

, 

22-4

WB/WT# pins

, 

11-13

WC buffer (see Write combining (WC) buffer)

WC (write combining)

flag, IA32_MTRRCAP MSR

, 

11-22

memory type

, 

11-7

, 

11-8

WP (write protected) memory type

, 

11-7

WP (write protect) flag

CR0 control register

, 

2-15

, 

5-28

, 

22-17

Write

hit

, 

11-5

Write combining (WC) buffer

, 

11-4

, 

11-7

Write-back caching

, 

11-6

WRMSR instruction

, 

2-19

, 

2-20

, 

2-25

, 

5-24

, 

8-17

, 

17-33

, 

17-38

, 

17-41

, 

18-87

, 

18-116

, 

18-117

, 

18-118

, 

22-4

, 

22-35

, 

25-9

WT (write through) memory type

, 

11-7

, 

11-8

WT# (write-through) pin (Pentium processor)

, 

11-13

X

x2APIC ID

, 

10-39

, 

10-41

, 

10-43

, 

10-45

x2APIC Mode

, 

10-31

, 

10-37

, 

10-39

, 

10-40

, 

10-41

, 

10-43

, 

10-44

, 

10-45

x87 FPU

compatibility with IA-32 x87 FPUs and math coprocessors

, 

22-6

configuring the x87 FPU environment

, 

9-6

device-not-available exception

, 

6-27

effect of MMX instructions on pending x87 floating-point exceptions

, 

12-5

effects of MMX instructions on x87 FPU state

, 

12-3

effects of MMX, x87 FPU, FXSAVE, and FXRSTOR instructions on x87 

FPU tag word

, 

12-3

error signals

, 

22-10

initialization

, 

9-5

instruction synchronization

, 

22-15

register stack, aliasing with MMX registers

, 

12-2

setting up for software emulation of x87 FPU functions

, 

9-6

using TS flag to control saving of x87 FPU state

, 

13-7

x87 floating-point error exception (#MF)

, 

6-43

x87 FPU control word

compatibility, IA-32 processors

, 

22-8

x87 FPU floating-point error exception (#MF)

, 

6-43

x87 FPU status word

condition code flags

, 

22-7

x87 FPU tag word

, 

22-8

XADD instruction

, 

8-3

, 

22-4

xAPIC

, 

10-37

, 

10-40

determining lowest priority processor

, 

10-24

interrupt control register

, 

10-21

introduction to

, 

10-4

message passing protocol on system bus

, 

10-32

new features

, 

22-27

spurious vector

, 

10-32

using system bus

, 

10-4

xAPIC Mode

, 

10-31

, 

10-37

, 

10-40

, 

10-44

, 

10-45

XCHG instruction

, 

8-3

, 

8-16

XCR0

, 

2-18

XGETBV

, 

2-18

, 

2-21

, 

2-22

XMM registers, saving

, 

13-6

XOR instruction

, 

8-3

XSAVE

, 

2-18

, 

13-7

, 

13-8

, 

13-9

, 

13-10

XSETBV

, 

2-18

, 

2-19

, 

2-21

, 

2-25

Z

ZF flag, EFLAGS register

, 

5-25