9-18 Vol. 3A

PROCESSOR MANAGEMENT AND INITIALIZATION

  46      link_h

DW ?

  47      ESP0 

DD ?

  48      SS0

DW ?

  49      SS0_h

DW ?

  50      ESP1

DD ?

  51      SS1

DW ?

  52      SS1_h

DW ?

  53      ESP2

DD ?

  54      SS2

DW ?

  55      SS2_h

DW ?

  56      CR3_reg

DD ?

  57      EIP_reg

DD ?

  58      EFLAGS_regDD ?

  59      EAX_reg

DD ?

  60      ECX_reg

DD ?

  61      EDX_reg

DD ?

  62      EBX_reg

DD ?

  63      ESP_reg

DD ?

  64      EBP_reg

DD ?

  65      ESI_reg

DD ?

  66      EDI_reg

DD ?

  67      ES_reg

DW ?

  68      ES_h

DW ?

  69      CS_reg

DW ?

  70      CS_h

DW ?

  71      SS_reg

DW ?

  72      SS_h   

DW ?

  73      DS_reg

DW ?

  74      DS_h 

DW ?

  75      FS_reg

DW ?

  76      FS_h

DW ?

  77      GS_reg

DW ?

  78      GS_h

DW ?

  79      LDT_reg

DW ?

  80      LDT_h

DW ?

  81      TRAP_reg DW ?

  82      IO_map_baseDW ?

  83  TASK_STATE  ENDS

  84  

  85  ; basic structure of a descriptor

  86  DESC    STRUC

  87      lim_0_15 DW ?

  88      bas_0_15 DW ?

  89      bas_16_23 DB ?

  90      access

DB ?

  91      gran

DB ?

  92      bas_24_31 DB ?

  93  DESC    ENDS

  94  

  95  ; structure for use with LGDT and LIDT instructions

  96  TABLE_REG   STRUC

  97      table_lim DW ?

  98      table_linearDD ?

  99  TABLE_REG   ENDS