Vol. 3D 41-63

SGX INSTRUCTION REFERENCES

Protected Mode Exceptions

#GP(0)

If a memory operand effective address is outside the DS segment limit.
If a memory operand is not properly aligned.
If the EPC page and VASLOT resolve to the same EPC page.
If another Intel SGX instruction is concurrently accessing either the target EPC, VA, or SECS 

pages.

If the tracking resource is in use.
If the EPC page or the version array page is invalid.
If the parameters fail consistency checks.

#PF(error code)

If a page fault occurs in accessing memory operands.
If a memory operand is not an EPC page.
If one of the EPC memory operands has incorrect page type.

64-Bit Mode Exceptions

#GP(0)

If a memory operand is non-canonical form.
If a memory operand is not properly aligned.
If the EPC page and VASLOT resolve to the same EPC page.
If another Intel SGX instruction is concurrently accessing either the target EPC, VA, or SECS 

pages.

If the tracking resource is in use.
If the EPC page or the version array page in invalid.
If the parameters fail consistency checks.

#PF(error code)

If a page fault occurs in accessing memory operands.
If a memory operand is not an EPC page.
If one of the EPC memory operands has incorrect page type.