Vol. 3C 35-235

MODEL-SPECIFIC REGISTERS (MSRS)

C92H

3218

IA32_L3_QOS_MASK_2

Package

L3 Class Of Service Mask - COS 2 (R/W).
if CPUID.(EAX=10H, ECX=1):EDX.COS_MAX[15:0] >=2

0:19

CBM: Bit vector of available L3 ways for COS 2 enforcement

63:20

Reserved

C93H

3219

IA32_L3_QOS_MASK_3

Package

L3 Class Of Service Mask - COS 3 (R/W).
if CPUID.(EAX=10H, ECX=1):EDX.COS_MAX[15:0] >=3

0:19

CBM: Bit vector of available L3 ways for COS 3 enforcement

63:20

Reserved

C94H

3220

IA32_L3_QOS_MASK_4

Package

L3 Class Of Service Mask - COS 4 (R/W).
if CPUID.(EAX=10H, ECX=1):EDX.COS_MAX[15:0] >=4

0:19

CBM: Bit vector of available L3 ways for COS 4 enforcement

63:20

Reserved

C95H

3221

IA32_L3_QOS_MASK_5

Package

L3 Class Of Service Mask - COS 5 (R/W).
if CPUID.(EAX=10H, ECX=1):EDX.COS_MAX[15:0] >=5

0:19

CBM: Bit vector of available L3 ways for COS 5 enforcement

63:20

Reserved

C96H

3222

IA32_L3_QOS_MASK_6

Package

L3 Class Of Service Mask - COS 6 (R/W).
if CPUID.(EAX=10H, ECX=1):EDX.COS_MAX[15:0] >=6

0:19

CBM: Bit vector of available L3 ways for COS 6 enforcement

63:20

Reserved

C97H

3223

IA32_L3_QOS_MASK_7

Package

L3 Class Of Service Mask - COS 7 (R/W).
if CPUID.(EAX=10H, ECX=1):EDX.COS_MAX[15:0] >=7

0:19

CBM: Bit vector of available L3 ways for COS 7 enforcement

63:20

Reserved

C98H

3224

IA32_L3_QOS_MASK_8

Package

L3 Class Of Service Mask - COS 8 (R/W).
if CPUID.(EAX=10H, ECX=1):EDX.COS_MAX[15:0] >=8

0:19

CBM: Bit vector of available L3 ways for COS 8 enforcement

63:20

Reserved

C99H

3225

IA32_L3_QOS_MASK_9

Package

L3 Class Of Service Mask - COS 9 (R/W).
if CPUID.(EAX=10H, ECX=1):EDX.COS_MAX[15:0] >=9

0:19

CBM: Bit vector of available L3 ways for COS 9 enforcement

63:20

Reserved

C9AH

3226

IA32_L3_QOS_MASK_10

Package

L3 Class Of Service Mask - COS 10 (R/W).
if CPUID.(EAX=10H, ECX=1):EDX.COS_MAX[15:0] 
>=10

0:19

CBM: Bit vector of available L3 ways for COS 10 enforcement

63:20

Reserved

Table 35-34.  Additional MSRs Common to Intel® Xeon® Processor D and Intel Xeon Processors E5 v4 Family Based 

on the Broadwell Microarchitecture

Register 

Address

Register Name

Scope

Bit Description

 Hex

Dec